![杭州中天微系统有限公司](http://img.czvv.com/logo/5a38d4c90cf2033de1fad4b6/5a38d4c90cf2033de1fad4b6.png)
杭州中天微系统有限公司 main business:集成电路的设计,芯片相关产品的生产 软件的开发、销售以及相关产品的技术服务 and other products. Company respected "practical, hard work, responsibility" spirit of enterprise, and to integrity, win-win, creating business ideas, to create a good business environment, with a new management model, perfect technology, attentive service, excellent quality of basic survival, we always adhere to customer first intentions to serve customers, persist in using their services to impress clients.
welcome new and old customers to visit our company guidance, my company specific address is: 杭州市西湖区西斗门路3号天堂软件园A幢15楼C座.
If you are interested in our products or have any questions, you can give us a message, or contact us directly, we will receive your information, will be the first time in a timely manner contact with you.
- 330100400025235
- 91330108732421353F
- 存续
- 有限责任公司(自然人投资或控股)
- 2001-10-25
- 严晓浪
- 3720.353400万人民币
- 2001-10-25 至 永久
- 杭州市高新区(滨江)市场监督管理局
- 杭州市西湖区西斗门路3号天堂软件园A幢15楼C座
- 集成电路的设计,芯片相关产品的生产 软件的开发、销售以及相关产品的技术服务
序号 | 公布号 | 发明名称 | 公布日期 | 摘要 |
1 | CN104331268B | 一种用于低功耗处理器的加快条件跳转执行的装置 | 2017.05.03 | 一种用于低功耗处理器的加快条件跳转执行的装置,所述装置包括:一个流水线逻辑控制模块,用于指令流的译码 |
2 | CN106598755A | 一种处理器及DCC通信系统 | 2017.04.26 | 本发明提供一种处理器及DCC通信系统。所述处理器包括:调试模块和处理器内核,其中,所述调试模块,用于 |
3 | CN106599717A | 数据处理器 | 2017.04.26 | 本发明提供一种数据处理器,所述数据处理器包括可信内核和非可信内核,所述可信内核包括可信内核普通用户堆 |
4 | CN104317557B | 基于流水线轮动的低峰值功耗嵌入式处理器 | 2017.01.18 | 一种基于流水线轮动的低峰值功耗嵌入式处理器,包括:N级流水线,指令从前级流水线流向后级流水线,完成指 |
5 | CN105843324A | 一种处理器细粒度调频的方法及装置 | 2016.08.10 | 一种处理器细粒度调频的方法,采用处理器时钟关断的方式实现处理器工作频率的细粒度调节,依据调频参数M、 |
6 | CN105824750A | 一种在NorFlash程序空间调试的软断点模拟方法 | 2016.08.03 | 一种NorFlash程序空间调试的软断点模拟方法,包括如下步骤:(1)处理器编码阶段,对于软断点指令 |
7 | CN105824768A | 一种支持多层中断优先级控制的矢量中断控制器 | 2016.08.03 | 一种支持多层中断优先级控制的矢量中断控制器,包括中断接收单元、第一层中断优先级单元、第二层中断优先级 |
8 | CN105808475A | 基于预测的低功耗隔离地址翻转请求发射装置 | 2016.07.27 | 一种基于预测的低功耗隔离地址翻转请求发射装置,包括请求单元、目标单元和仲裁单元,仲裁单元中,地址比较 |
9 | CN102999453B | 用于系统芯片集成的通用非易失性存储器控制装置 | 2015.09.09 | 一种用于系统芯片集成的通用非易失性存储器控制装置,所述控制装置包括外部总线接口单元、寄存器控制单元、 |
10 | CN104778130A | 一种支持容量与组相联度灵活可配的核外高速缓存装置 | 2015.07.15 | 一种支持容量与组相联度灵活可配的核外高速缓存装置,包括:控制模块,包含高速缓存容量与组相联度配置寄存 |
11 | CN104779935A | 一种时钟无毛刺动态切换电路 | 2015.07.15 | 一种时钟无毛刺动态切换电路,包括n个时钟源信号、时钟源选择信号和n路时钟切换子电路,时钟切换子电路中 |
12 | CN104765577A | 一种频率自适应的高速存储系统 | 2015.07.08 | 一种频率自适应的高速存储系统,包括:多个从设备接口,用于将访问请求发送给控制单元,接收控制单元的响应 |
13 | CN102902640B | 用于一致性多核处理器的请求仲裁方法及装置 | 2015.07.08 | 一种用于一致性多核处理器的请求仲裁方法,当一致性多核处理器发起n个请求,并且这些请求的优先级相同,每 |
14 | CN104731720A | 组相连的二级内存管理装置 | 2015.06.24 | 一种组相连的二级内存管理装置,包括:第一级旁路转换缓冲单元,包含M个表项的页面映射关系,采用全相连结 |
15 | CN102880536B | 一种多核处理器的JTAG调试方法 | 2015.06.03 | 一种多核处理器的JTAG调试方法,在各个处理器核的标准测试接入端口控制器和仿真器JTAG调试接口之间 |
16 | CN104639336A | 低成本高实时的IP互联通信控制装置 | 2015.05.20 | 一种低成本高实时的IP互联通信控制装置,包括PWM单元、SPI单元和ADC单元,所述PWM单元用于输 |
17 | CN104615386A | 一种核外高速缓存装置 | 2015.05.13 | 一种核外高速缓存装置,包括从设备接口单元、控制单元、存储单元、主设备接口单元和同步单元。从设备接口单 |
18 | CN102929832B | 基于非写分配的高速缓存一致性的多核处理器数据传输系统 | 2015.05.13 | 一种基于非写分配的高速缓存一致性的多核处理器数据传输系统,所述多核处理器数据传输系统包括一个监听管理 |
19 | CN104598196A | 一种浮点处理装置及方法 | 2015.05.06 | 一种浮点处理装置,包括:译码单元,用于解析输入的指令码,产生相应的操作码和浮点寄存器索引信息;浮点寄 |
20 | CN104572499A | 一种数据高速缓存的访问装置 | 2015.04.29 | 一种数据高速缓存的访问装置,包括:访问记录表,包含n个表项,用于记忆数据地址及其在数据高速缓存中的位 |
21 | CN104572024A | 一种用于函数返回地址预测的装置及方法 | 2015.04.29 | 一种用于函数返回地址预测的装置,包括:指令译码单元,用于对输入的指令进行译码,产生操作指示符;函数返 |
22 | CN104572018A | 一种用于浮点常数生成的装置及方法 | 2015.04.29 | 一种用于浮点常数生成的装置,包括:译码单元,用于对浮点指令进行译码,产生操作指示符与m比特的二进制立 |
23 | CN102722451B | 采用物理地址预测访问高速缓存的装置 | 2015.04.15 | 一种采用物理地址预测访问高速缓存的装置,包括物理地址预测单元、高速缓存单元、物理地址产生单元和物理地 |
24 | CN102902631B | 一种避免读缺失时数据回写的多处理器核间传输方法 | 2015.04.15 | 一种避免读缺失时数据回写的多处理器核间传输方法,每个高速缓存副本具有四种状态:无效状态、共享状态、独 |
25 | CN104461676A | 二进制转译堆栈操作加速处理方法及其处理器 | 2015.03.25 | 一种二进制转译堆栈操作加速处理方法,包括一条堆栈数据加载指令和一条堆栈数据存储指令,这两条指令基于堆 |
26 | CN104461468A | 基于处理器指令快速完成的精确异常维护方法及装置 | 2015.03.25 | 一种基于处理器指令快速完成的精确异常维护方法,包括如下步骤:1)查询处理器指令快速完成时是否检测到异 |
27 | CN104407880A | 支持硬件非对齐存储访问的RISC处理器加载/存储单元 | 2015.03.11 | 一种支持硬件非对齐存储访问的RISC处理器加载/存储单元,包括地址计算单元、对齐控制单元、请求控制单 |
28 | CN104331268A | 一种用于低功耗处理器的加快条件跳转执行的装置 | 2015.02.04 | 一种用于低功耗处理器的加快条件跳转执行的装置,所述装置包括:一个流水线逻辑控制模块,用于指令流的译码 |
29 | CN104317361A | 一种基于指针延迟更新的循环缓冲器 | 2015.01.28 | 一种基于指针延迟更新的循环缓冲器,包括:缓冲器模块,包括缓冲单元、满比较器和空比较器;创建指针电路, |
30 | CN102866923B | 对称多核的高效一致性侦听过滤装置 | 2015.01.28 | 一种对称多核的高效一致性侦听过滤装置,包括:集中式的多个处理器核一级高速缓存的标志副本阵列组合,包含 |
31 | CN104317557A | 基于流水线轮动的低峰值功耗嵌入式处理器 | 2015.01.28 | 一种基于流水线轮动的低峰值功耗嵌入式处理器,包括:N级流水线,指令从前级流水线流向后级流水线,完成指 |
32 | CN102611432B | 一种支持IP模块动态频率变换的装置 | 2014.12.24 | 一种支持IP模块动态频率变换的装置,包括时钟分频器,用于接收基准时钟,并产生多组不同时钟分频比的时钟 |
33 | CN102722341B | 存储载入单元投机执行控制装置 | 2014.12.24 | 一种存储载入单元投机执行控制装置,包括:存储/载入指令投机发射序列单元,用于以程序顺序接收存储/载入 |
34 | CN102662634B | 非阻塞发射和执行的存储器访问执行装置 | 2014.10.29 | 一种非阻塞发射和执行的存储器访问执行装置,包括高速缓存器;载入/存储指令发射队列,用以缓存取指单元取 |
35 | CN102436781B | 基于隐式相关性和隐式旁路的微处理器指令拆分装置 | 2014.02.12 | 一种基于隐式相关性和隐式旁路的微处理器指令拆分装置,包括:需拆分指令检测与拆分单元,用以判断进入该微 |
36 | CN102141904B | 支持中断屏蔽指令的数据处理器 | 2014.02.12 | 一种支持中断屏蔽指令的数据处理器,包括指令提取单元、指令译码单元、指令执行单元、异常和中断处理单元, |
37 | CN102141903B | 用于16/32位混合指令的对称编码装置与译码装置 | 2014.02.12 | 一种用于16/32位混合指令的对称编码装置,包括:16位指令编码单元,用以对长度为16位的指令进行编 |
38 | CN102207882B | 一种RISC处理器应用程序编译中立即数的锚地址装载方法 | 2013.07.24 | 一种RISC处理器应用程序编译中立即数的锚地址装载方法,为应用程序的代码段分配一个通用寄存器存放代码 |
39 | CN102999453A | 用于系统芯片集成的通用非易失性存储器控制装置 | 2013.03.27 | 一种用于系统芯片集成的通用非易失性存储器控制装置,所述控制装置包括外部总线接口单元、寄存器控制单元、 |
40 | CN102929796A | 同时支持软件回填与硬件回填的内存管理模块 | 2013.02.13 | 一种同时支持软件回填与硬件回填的内存管理模块,包括:转换旁路缓冲器TLB,用于存储虚拟页面到物理页面 |
41 | CN102929832A | 基于非写分配的高速缓存一致性的多核处理器数据传输系统 | 2013.02.13 | 一种基于非写分配的高速缓存一致性的多核处理器数据传输系统,所述多核处理器数据传输系统包括一个监听管理 |
42 | CN102929686A | 一种片上多核处理器功能验证方法 | 2013.02.13 | 一种片上多核处理器功能验证方法,建立一个参考模型以及参考模型与待验证多核处理器的接口,所述参考模型接 |
43 | CN102902631A | 一种避免读缺失时数据回写的多处理器核间传输方法 | 2013.01.30 | 一种避免读缺失时数据回写的多处理器核间传输方法,每个高速缓存副本具有四种状态:无效状态、共享状态、独 |
44 | CN102902640A | 用于一致性多核处理器的请求仲裁方法及装置 | 2013.01.30 | 一种用于一致性多核处理器的请求仲裁方法,当一致性多核处理器发起n个请求,并且这些请求的优先级相同,每 |
45 | CN102880568A | 多核处理器状态跟踪装置 | 2013.01.16 | 一种多核处理器状态跟踪装置,所述跟踪装置包括:跟踪总线接口单元,用于把总线上对处理器内部存储设备的访 |
46 | CN102880536A | 一种多核处理器的JTAG调试方法 | 2013.01.16 | 一种多核处理器的JTAG调试方法,在各个处理器核的标准测试接入端口控制器和仿真器JTAG调试接口之间 |
47 | CN101727312B | 一种支持自动纠错功能的返回地址栈实现方法 | 2013.01.09 | 一种支持自动纠错功能的返回地址栈实现方法,所述的返回地址栈实现方法包括以下步骤:1)在指令预取过程中 |
48 | CN102866923A | 对称多核的高效一致性侦听过滤装置 | 2013.01.09 | 一种对称多核的高效一致性侦听过滤装置,包括:集中式的多个处理器核一级高速缓存的标志副本阵列组合,包含 |
49 | CN102012954B | 用于系统芯片集成设计的子系统集成方法及其子系统集成系统 | 2013.01.02 | 一种用于系统芯片集成设计的子系统集成方法,包括如下步骤:1)采用IP-XACT标准封装子系统,子系统 |
50 | CN102073009B | 一种基于片上闪存的系统芯片JTAG调试控制方法 | 2012.11.07 | 一种基于片上闪存的系统芯片JTAG调试控制方法,所述JTAG通过TAP实现对边界扫描链的控制,所述T |
![](http://sw-static.czvv.com/public/images/company/title_l.gif)
![](http://sw-static.czvv.com/public/images/company/title_l.gif)